这个走势图，今年5月召开的Microsoft的面向硬件开发者conference“WinHEC”，与Samsung Semiconductor推出的走势图相似。
DDR Family Timelines
日程图来看，产品的初期阶段从2010到2011年。日程上，DDR3大体上3年的周期进行，以前的3～4年存储器规格交替的趋势将继续被延续下去。
从规格作业到批量生产的流程
JEDEC的Mian Quddus先生(Director of Technology Enabling, Samsung Semiconductor/Chairman of the JEDEC Board of Directors, JEDEC)在今年3月的MEMCON上进行过演示，真个趋势图大体上相似。这从DDR3向DDR4转移，偏离稍稍到后面。
预料7年后的市场动向，最小限度的变更成标达成
JEDEC规格化的DRAM，过去10年以上，用进化的方法被制定。由于在最小里留下每代的技术上的变更，容易做转移是JEDEC的策略。据说为此，DDR4，高速化也使用难得的shinguruendeddo信号方式。据说错误搜集data packet等，由于加上新技术要素，可靠性也就提高了。
