●现在CPU的扩大和I/O模块有关

　　为何Griffin北桥周围扩大了这么多。负责Griffin构建的Maurice B. Steinman先生(AMD Fellow, AMD Computing Products Group)做了以下的解释。

　　“有几个理由。1个，是因为HyperTransport 3。因为HyperTransport 3的接口的转送速度变得更快使得需要更多的buffering(缓存)。这就需要更加宽的带宽，同时使得缓存面积增大。如果不增加缓存，增加得带宽将不会满负荷运行，总线会成为摆设。相关芯片组的设计也同样的道理。

　　另一个原因是模块的方法。这个块中有HyperTransport链接控制器，存储器控制器，北桥核心。这些组件的设计风格，为了实现迅速开发多少有些不同，并不按照既定的习惯来做得。为此，在某种程度上，有小区域的缝隙”

　　为了实现CPU内部连接的高速化，在整个CPU中I/O周围的各个单元所占的面积增加。这个是现在的高性能CPU共同的特征，结果使CPU中CPU内核占的面积比率越发变得小，I/O周围的电路占的面积比率连续不断增加着。理由是现在计算机性能的瓶颈不是计算速度，而是数据传输过程中的各种问题。预计使用CSI技术的Intel的“Nehalem”平台，其I/O周围的比率也增加着。控制I/O周围的电路规模提高性能成功例子是采用了radical Rambus建构的Cell Broadband Engine(Cell B.E.)CPU。

　　使同时，AMD从Griffin时代开始采用模块化设计，不同的CPU在某种程度能共用组件。尽管模块化设计CPU能提高速度,不过这也会使一些模块中没用的部分聚集在die上面，从而不利于特殊CPU的开发与优化。这个，成为CPU的设计容易性的权衡。

　　Mobile Optimized Memory Controller