Nehalem由L1/L2/L3级缓存组成，其中每个CPU内核都有着32KB的L1指令缓存和L1缓存，另外还有着256KB的专用二级缓存。而L3缓存方面则采用了多内核共用大容量缓存的构成。Singhal先生也介绍了CPU内核采用高速耳机缓存的原因，是为了减少等待时间和扩展性。从而采用了小容量设计，而出于扩展性的考虑增加了L3缓存。
Nehalem支持了多内存接口，而内存访问的等待时间也明显减少，据悉Nehalem如果支持通过CPU访问内存的话，和多重处理器架构的其他CPU相比访问时间也更短。下面是服务器处理器Harpertown的图表。
Nehalem直接连接多个CPU内核，是通过QuickPath Interconnect(QPI)实现的。另外还包含了MESIF的支持。参看下面表格。
| Cache line states | |||||
|---|---|---|---|---|---|
|
|
state |
clean/dirty |
write |
forward |
transition to |
|
M |
modified |
Dirty |
OK |
OK |
|
|
E |
exclusive |
Clean |
OK |
OK |
M,S,I,F |
|
S |
shared |
Clean |
No |
No |
I |
|
I |
invalid |
- |
No |
No |
|
|
F |
forward |
Clean |
No |
OK |
S,I |
