Intel公司在本月2-3号于上海举办的IDF展会上，公布了下一代CPU微架构Nehalem的概要内容。

　　支持二级高速缓存的内核

　　Nehalem简言之就是以Core Microarchitecture(Core MA)为基本架构的同时，增加了SMT(Simultaneous Multi-Threading)和3阶缓存，以及Translation Lookaside Buffer (TLB)和增强内核性能的CPU，另外还增加了QuickPath Interconnect(QPI)和DDR3 DRAM的支持，并且革新了系统架构。

　　在NetBurst(Pentium 4)到Core MA的进化过程中，就体现出了微架构的全面革新，而从Core MA向Nehalem的过度，则在大部分架构相同的前提下增强了更多的细节部分，所以在性能上的提升也是非常明显的。

　　根据Intel公司的资料表明，Nehalem可以实现高速应用软件和开拓新的应用，并且可以很大程度地增强性能，此外性能和消耗功率比也将提高。并且在不断产品化后将推出面向移动和桌面以及处理器应用的sukeraburu。

　　在IDF上也公布了Nehalem的更多内容，并明确了内核占用的二级高速缓存。也就是说Nehalem被多个CPU内核组成的同时，也有着高速二级缓存的支持，并且可以方便地进行Dual，kuaddo，okuta等多核心处理器设计。

　　Core MA和Nehalem的结构图

　　上面的这张来自IDF，很明确地表明了Nehalem的CPU内核分布，其中功能部分被分割，不过这张图表并非完全符合实际设计，而是概念设计图。